PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-053324

(43)Date of publication of application: 20.02.1992

(51)Int.CI.

H04J 3/06 HO4L

(21)Application number: 02-161443

(22)Date of filing:

21.06.1990


(72)Inventor: SUZUKI MITSUHIRO

(71)Applicant: SONY CORP

(54) METHOD OF PULLING INTO SYNCHRONISM

(57)Abstract:

PURPOSE: To pull-in frame synchronization in a short time by continuing the accumulation which judges the acquisition of frame synchronization even after the occurrence of cycle slip without canceling the accumulation due to the occurrence of the cycle slip. CONSTITUTION: An adder circuit 14 obtains a 1st accumulating value, in which an initial value is started from 0, 1 is incremented when a unique word is detected at the prescribed location of a frame and 1 is decremented when the unique word is not detected at the prescribed location of the frame. Then the absolute value of the 1st accumulating value is limited at a 1st prescribed value decided by a delay stage number of a delay circuit 12, an adder circuit 17 obtains a 2nd accumulating value by accumulating the absolute value of the 1st accumulating value and when the 2nd accumulating values are 2nd prescribed values or above, it is judged that frame synchronization is pulled-in. Thus, in the case of the occurrence of a cycle slip, frame synchronization is pulled-in a shorter time than that of a conventional synchronization pulling-in method.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

砌日本国特許庁(JP)

40特許出職公開

®Int. Cl. ⁵

識別配号

庁内整理番号

❷公開 平成 4年(1992) 2月20日

H 04 J 3/08 H 04 L 7/08 A 7117-5K A 8949-5K

審証請求 未請求 請求項の数 1 (全11頁)

母発明の名称 同期引込み方法

図特 顧 平2-161443

②出 頤 平2(1990)6月21日

砂発 明 者 鈴 木 三 博 東京都品川区北品川6丁目7番35号 ソニー株式会社内

の出 頤 人 ソニー株式会社 東京都品川区北品川6丁目7番35号

砂代 理 人 弁理士 小池 晃 外2名

明梅春

発明の名称 国期引込み方法

2. 特許請求の範囲

フレームの所定位置に配置されたユニークワードを用いてフレーム同期を引き込む同期引込み方法であって、

初期値を 0 から開始し、上記フレームの所定位 値において、ユニークワードを検出したときに+ 1 を加算し、ユニークワードを検出しないときに - 1 を加算して第1 の累積値を求めると共に、線 第1 の累積値の掛対値を第1 の所定値によって観 隔し、

上記第1の果稜値の絶対値を累積して第2の累 稜値を求め、

該第2の景積値が第2の所定値以上のときフレ ーム同期が引き込まれた状態と特断することを特 徴とする四期引込み方位。

3. 列明の詳細な説明

A, 産業上の利用分野

本発明は、問題引込み方法に関し、例えばインマルサットSTD-Cシステムのフレーム回額引込み方法に関する。

B. 発明の概要

本発明に係る同期引込み方法は、フレームの所定位置に配置されたユニークワードを用いてフレーム同期を引き込む同期引込み方法であって、初期領を10から開始し、フレームの所定位置において、ユニークワードを検出したときに+1を加算し、ユニークワードを検出したときに+1を加算し、工無1の累積値を求めると共に、第1の累積値の絶対値を累積して第2の累積値が第2の所定値によって制限し、第1の累積値が第2の所定値以上のときフレーム同期引き込まれた状態と判断することにより、フレーム同期引込み中にサイクルスリップを生

した場合でも、従来に比してフレーム同類を短時 間で引き込めるようにしたものである。

C. 従来の技術

国際将上通信、すなわち船舶と陸地間あるいは 船舶相互間の通信は主として短波に依存していた が、通信時間等やカバレッツの点で制約を受ける と共に、通信品質、回線容量の点でも十分なもの とはいえなかった。そこで、所類インマルサット (INMARSAT: International Maritime Satellite Organization)が1979年に発足し、大 西洋、太平洋において1982年から海事衛屋退信システム(以下インマルサットシステムという)の 連用が開始した。

このインマルサットシステムは、静止又は移動 衛星を中継して、船舶と陸地間あるいは船舶相互 間の遺信を行うものであり、衛星、回線や呼(ト ラヒック)を制御するネットワーク制御局(NC S:Katwork Coordination Station)、陸池側の 海岸地球局(CES:Coast Parth Station)、船

- 3 -

5 C Hz 帯が、衛星と海岸地球局間では 6 / 4 C Hz 帯が使用され、呼(トラヒック)が発生したときに回線を割り当てる所謂デマンドアサイン(Demand assigned)方式が用いられている。そして、電話には周波数変調/時分割多元接続(P.M / T.D.M.A.: Proquency Modulation/Time Division Multiple Access)方式が、テレックス等の低速データには 2 相位相変調(B.P.S.K.: Binary Phase Shift Keying)によるT.D.M. (T.D.M.: Time Division Multiple x.) 方式(陸→船)及びT.D.M.A.方式(給→陸)が用いられている。

ここで、上記インマルサットの保地C局のシステム(以下、インマルサットSTD-Cシステムという)について簡単に説明する。

インマルサットSTD-Cシステムは、第4図に示すように、衡及とインターフェイスするDCE(DCB:Deta Circuit terminating Equipaent) 50と、ユーザインターフェイスを有するDTB(Data Terminal Equipment) 80とから構成され、例えば船舶から陸地にメッセーシ(デ

舶側の船舶地球局(MES; Mobile Barth Station)等から構成される。

さらに、上配始舶地球局は提供されるサービス . 等によって以下のように分類されている。

ところで、インマルサットシステムでは、使用 周波数として、循風と船舶地球局間では1.6 / 1.

-4-

具体的には第4回に示すように、上記DCE50は、アンテナ(ANT)S1と、送信不同路60と、受信系回路70と、上記アンテナ51を送信時と受信時で切り換えて使用するための切換スイッチ52と、上記送信系国路60及び受信系回

路 7 0 に 酸送物 (キャリヤ) やクロックを供給する 局部発掘回路 (SYNTH) 5 8 と、アクセス 関都中メッセージをハンドリングするコントロー 5 5 4 とから構成される。

上記送信系回路60は、上記コントローラ54からのデータに電力拡散のための疑似ラングム符号化を施すスクランブラ61と、誤り訂正を行うための登み込み符号化を施す畳み込み符号器62と、バーストエラーをランダムエラーに変換するためのインタリーブを施すインタリーブ回路63と、2相位相変調を行うBPSK変調銀64と、BPSK変調銀の信号を送信同波数信号に変換する乗算器65と、送信信号を増幅するハイパワーフンプ(HPA)66とから構成される。

一方、上記受信系回路 7 0 は、上記アンテナ 5 1 からの受信信号を増幅するローノイズアンプ (LNA) 7 1 と、受信信号を中間周波数信号に変換する乗算器 7 2 と、中間周波数信号の増幅等を行う 1 F 四路 7 3、 2 相位相変調の復興を行う B P S K 復興器 7 4 と、T D M のフレーム 同期を

- 7 -

日、第2番目のシンボル位置において受信されるシンボルX。とユニークワードW。(k=0~63)の積を演算する乗算団路91と、この乗算値を累積するための加算団路92及び遅延団路93と、この累積値の絶対値を演算するABS団路94とから構成される。

すなわち、染質国路91には、このフレーム同期国路75の要部の前段の回路で枝出されたフレームの各行の第1番目、第2番目のシンボルX。が確子90を介してフレームの先頭から超近次供給される。そして、この乗算回路91は、上記シンボルX。と確子95を介して順次供給されるユニークワードW。を乗算し、乗算値を加算国路92に出力する。具体的には、この乗算回路91は、シンボルX。がユニークワードW。と等しいときは"1"を出力し、シンボルX。がユニークワードW。と異なるときは"-1"を出力する。

加算回路 9 2 は、建延回路 9 3 からの前回の加 算値に乗算回路 9 1 からの乗算値を加算する。す なわち、加算回路 9 2 と運延回路 9 3 は顕積回路 引き込むフレーム问题回路 7 b と、インクリーブ が施されたデータをもとに関すディンターリーブ 回路 7 6 と、畳み込み符号化されたデータの傾り 打正を行うビタビ復号器 7 7 と、疑似ランダム符 号化されたデータをもとに関すデスクランブラ 7 8 とから構成される。

具体的には第6回に示すように、上記フレーム 同期回路75の要部は、フレームの各行の第1番

- 8 -

を構成する。例えば、加算回路 9 2 の出力は、シンボル X。がユニークワード W。 に等しいときに"1" 増加し、シンボル X。 がユニークワード W. よ異なるときに"1"減少する。

このようして暴穣された加算回路 9 2 からの異 積値は、ABS回路 9 4 においてその絶対値が取 られ、端子 9 5 から出力される。

そして、ABS国路94からの累積値の絶対値 が所定値以上のとき、フレーム同期が正しく引き 込まれたものとして、データ受信が行われる。

ところで、BPSK変関方式における復聞(同 関検液)は、基準となる搬送液と受信信号との位 相比較を行い、例えば同相ならば 1 1 %、逆相なら ば 0 0 でとすることにより行われる。ところで、 T DMA方式を用いる街星通信では、この復調の 準となる搬送数は、例えばフレームの先頭部に短 い時間付加されて送られてくる所謂曖送放再生符 り (CR: Carrier Rocovery) を再生して得られ る。したがって、回絃状態、例えばフェージング 等によりCNRが劣化すると、基準となる再生録

- 10 -

送彼の位相が間違った位相に引き込まれる所謂をすることがある。このサイクルスリップが起こり、受信シンボルが反転することがある。このサイクルスリップがアレーム 関別 引込み中に発生すると、上記乗算回ルスリップ が発生する前後で反転する。そして、サイク のプが発生する前後で反転する。そして、カイク の関連するのに対しているのになってから、再び はいからの 異様値の絶対値が の **になってから、再 は 回り込みのための 異様がなるまでに時間がかった。 四類引込みに時間がかかる問題があった。

D. 発明が解決しようとする課題

以上のように、従来の同期引込み方法では、フレーム両期引込み中にサイクルスリップが発生すると、フレーム両期引込みに時間がかかる問題があった。

本発明は、このような実情に鑑みてなされたものであり、フレーム同期引込み中にサイクルスリ

- 11-

ードを検出したときに+1を加算し、ユニークワードを検出しないときに-1を加算して第1の累積値を求めると共に、接第1の累積値の絶対値を 第1の所定値によって制限する。そして、上記類 1の累積値の絶対値を累積して第2の累積値を求め、接第2の累積値が第2の所定値以上のときフレーム同期が引き込まれた状態と判断する。

C. 奖施例

以下、本発明に係る同期引込み方法の一実施例 を図面を参照しながら説明する。

この実施例は、本発明に係る関別引込み方法を、例えば上述したインマルサットSTD-Cシステムに適用したものである。すなわち、上述した第4回に示すフレーム関期回路75に適用したものであり、第1回は、本発明を実施ためのフレーム問期回路の要部のプロック団路回であり、上述した第6回に対応するものである。

ところで、インマルサットSTD~Cシステム のフレームは、上述した第3図に示すように、1 ップが発生しても、フレーム阿納引込みを従来に 比して短時間に行うことができる阿頼引込み方法 の提供を目的とする。

B. 課題を解決するための手段

F. 作用

本発明に係る同期引込み方法では、ユニークワ

- 1 2 -

行が162シンボルからなり、64行で1フレームが構成されていて、各行の第1番目、第2番目のシンボル位置に所謂ユニークワードW。(W。W。、W.W.、・・・W。、W。。)が配置され、続く160個のシンボルにデータが配置される。そして、これらのユニークワードW。を検出することで、フレーム問期(フレームシンク)を引き込むようになっている。

先ず、第1図に示すフレーム同期回路の要部に ついて説明する。

フレーム同類回路の更好は、第1回に示すように、フレームの各行の取1番目、第2番目のシンボル位置において受信されるシンボルX。とユニークワードWi(k~0~63)の段を演算する。要でであり、1と、接条算値を選送する選送回路12と、上紀乗算回路11からの銀算値から上記運送は自路に乗算値を課するための加算値を累積するための加算値を累積するための加算値を累積する人BS回路16と、接累積値の絶対値を累

様するための加算国路17及び遅延回路18とから構成され、このフレーム回路の要部の前段の回路で検出されたフレームの各行の第1番目、第2番目のシンボルX、が娘子1を介してフレームの先頭から環次供給されるようになっている。

せして、上記乗算図路11は、上記帽子1を介して環次供給されるシンボルX。と端子2を介して環次供給されるユニークワードW。を乗算し、この乗算値を上記遅延回路12、加算回路13に送る。具体的には、この乗算回路11は、シンボルX。がユニークワードW。と導しいともは"1"を出力し、シンボルX。がユニークワードW。と異なるときは"~1"を出力する。

また、上記選延回路12は、例えば直列に接続された5個の選延回路12a~12eから構成され、上記乗算回路11からの乗算値を、例えば5行、すなわち810(162×5)シンボル選延させて上記加算回路13に送る。

禁加算回路 1 3 は、上記乗算回路 1 1 の出力から遅延回路 1 2 の出力を減算し、この減算結果

- 1 5 -

具体的には、上記遅延回路12 m~12 eの初期値を*0*とし、フレームの各行の第1番目、第2番目のシンボル位置のシンボルX。がユニークフードW。と遠続して等しいどきは、桑賀問路11の出力は、第2 図に示すように、遠続して*1*となる。そして、加算国路13において、桑賀国路11の現在の出力から榮賞国路11の5個前の出力を解算し、この加算値(城算結果)の暴積値を求めることにより、ABS国路16の出力であるこの要積値の絶対値は、第2図に示すように、第1の所定値、例えば*5*に固定される。

この結果、上記課程値の絶対値の累積値を複算する加算回路 1 7 の出力は、第 2 図に示すように、"1、3 (=1+2)、6 (=8+3)、1 0 (=5+4)、1 5 (=10+5)、2 0 (=15+5)、以後"5"を加算した値・・・。 となる。

モレて、本発明に係る関制引込み方法は、上記加算国路17の出力が第2の所定値以上のときフレーム周期が正しく引き込まれたものと判断する。

(加重値)を上記加算回路14に送る。

設加算回路14は、上記運延回路15からの前回の加算値に上記加算回路13からの加算値を加算する。すなわち、設加算回路14と遅延回路15は駅間路84の出力は、上記加算回路13の出力が"1"のときに"1"増加し、設加算回路13の出力が"-1"のときに"1"増加し、設加算回路13の出力が"-1"のときに"1"増加し、設加算回路13の出力が"-1"のときに"1"増加し、

このようして累積された加算回路 1 4 からの累積値は、ABS回路 1 6 においてその絶対値が取られ、この思額値の絶対値が上紀加算回路 1 7 に送られる。

該加算國路17は、上記加算國路14と同様に、 選延國路18とで累積國路を構成し、上記ABS 國路16からの累積値の絶対値の累積値を演算する。

そして、本発明に係る同類引込み方法は、この 加算到路17の出力が所定値以上になったとき、 正しくフレーム同期が引き込まれたものと判断する。

- 16-

例えば、加算回路17の出力が、第2図の最下欄に示す従来の同期引込み方式におけるフレーム同期引込み将断基準、例えば"20"以上に対応する。本発明に係る同期引込み方法のフレーム同期引込み対断基準"70"以上になったときに、フレーム同期が正しく引き込まれたものと判断する。

ところで、上述したように、回線状態が悪化し、例えばフェージング等によりCNRが劣化し、所聞サイクルスリップが発生すると、受信シンボル、が反應する。このサイクルスリップがフレーム問期引込み中に発生すると、上紀衆算回路11の出力は、第3回に示すように、サイクルスリップが発生する前後で反転する。

この場合、ABS回路16の出力は、第3図に示すように、サイクルスリップが発生した時点から。1 "づつ減少して"0 °となった後、再び 5 °になるまで"1 °づつ増加する。

この結果、加算国路 (7 の出力は、サイタルス リップが発生した時点から増加の割合が 4 、 3 、 2 、 1 、 0 、 1 、 2 、 3 、 4 、 5 、以後 5 が連続 する・・・*となる。すなわち、サイクルスリップが発生しても、フレーム同期引込み判断器準である加重回路 1 7 の出力は、類 3 図に示すように、サイクルスリップが発生した時点から*3 g、42、44、45、45、45、46、48、51、55、以後*5*を加算した値・・・*となり、増加の割合は一時的に減少するが、その値は減少することはない。

- 19 -

以上の説明からも明らかなように、本発明に保る同期引込み方法では、初期値を 0 から開始し、フレームの所定位置において、ユニークワードを検出したときに十1を加算して第1の型限値の絶対値を第1の型限値の絶対値を第1の関係があると共に、第1の型積値の総対値を第1の関係して第2の果積値を求め、第2の関連があるとにより、サイクルスリップが大きと判断することにより、サイクルスリップが発生したときに、健来の同期引込み方法に比して、短時間にフレーム問期を引き込むことができる。

4. 図面の簡単な説明

第1回は本免明に係る同期引込み方法を実施するためのフレーム同期回路の要部のブロック回路であり、第2回は本発明に係る同期引込み方法の原理を説明するための上記第1回に示すフレーム同期回路の要仰の出力を示す図であり、第3回はサイクルスリップが発生したときの本発明に係る

引込み方法では、その時点での上記第6回に示す ABS回路94の出力は、第3回の級下間に示す ように、3であり、フレーム同期が引き込まれた。 とは判断されない。


H、発明の効果

- 20 -

同類引込み方法の原理を説明するための第1図に 示すフレーム同期四路の要都の出力を示す図であ り、第4図はインマルサットSTDーCシステム。 のブロック匹路図であり、第5図はインマルサットSTDーCシステムのフレーム構成を示す図で あり、第6図は従来のフレーム関期回路の要都の ブロック屈路圏であり、第7図はサイクルスリッ アが発生したときの上記第6図に示すフレーム同 期回路の要部の出力を示す図である。

- 12 · · · · 運延問路
- 13、14、17 · · · · 加算回路
- 15、18 · · · · 遅延回路
- 16 · · · 绝対德國路

特 許 出 馴 人 ソニー株式会社 代理人 弁理士 小 他 晃 同 田 村 祭 一



第 1 図

	Ι.	:	Ι.	:	١,	:		21
	١.	_	١.	n	Ł	3	1	" 8
	_	_	١.,	3	ı	8	H.	2
	_	.	и	,	j	8	11	2
	ĺ _		u	,	¥		1	_
	_	.	Ľ	•	5		11	9
			ĸ	,	8		`	5
		1	LC.	,	8			
			ın		出	- 1	2	
	<u>.</u>		40		8	1	2	
	_	l	ຜ		£3.	ı	-	
	_				3		10	- 1
I	_	1	S.		19			
1	-			I		1	Ø	۱
	-		വ		R		00	
	-	'	S		ĸ		7	1
l	-	۱	D		R		φ	
	-	١,	Ω	ŀ	ħ		ς,	
	-	-	4] :	5		7	1
١.	-	٠	7	١,	٥		m	1
١,	-	·	7	١	יי	l	~	
	-	-	-	١.	-		-	
· 1000000000000000000000000000000000000	ACHERICAL DIELA	A B S MISS 16 0 W T		加酸回吸47 企业中		年来の同様国マイトンシャナ	TATT ANS ENGINEER	
								•

第 2 図

図の策






図 7 跋



第5図



第6図

				.							ワイバルルルドを圧	7	7	E H								
素算回路91の出力	-	-	-	-			-	-	· ·	-	-	7	-	-	-	-	-1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -	ī	7	7	7	. :
ABS 回路%の出力	-	2	3	4	5 6	ဖ	7	œ	6	80	7	9	ស	4	, m	_	0	-	2	69	4	, ;

44.7 区